

LN8826 硬件设计指南


Version	Changlist	Name	Date
1.0	Draft	Lan	2019/11/28


目录

1. 封装定义：	3
2. 电路图和 PCB 设计	4
2.1 电源	5
2.2 供电电源	5
2.3 串口	5
2.4 射频	5
2.5 晶体	5
3. PCB Layout 注意事项	6
3.1 PCB 叠层结构	6
3.2 PCB 中电源的处理	6
3.3 PCB 中射频的处理	7
3.4 PCB 中晶体的处理	8
3.5 PCB 中 EPAD 的处理	8


LN882X是集成了MCU、PMU 和 IEEE802.11b/g/n 的低功耗芯片，支持2.4GHz IEEE802.11b/g/n, SDIO (slave), UART, I2C, I2S, PMW, SPI和GPIO等接口，支持模拟按键。

1. 封装定义：





2. 电路图和 PCB 设计



2.1 电源

PIN29和PIN30是给内置的PA 供电管脚，最大供电电压不超过3.6V。推荐在靠近管脚附近并2.2uF和0.1uF 电容对地。

PIN4和PIN5是V_SUB 电压输入管脚，推荐在靠近管脚附近并2.2uF 电容对地。

PIN11和PIN17是 VIO 电压输入管脚, 支持1.8V 到3.3V 电压。推荐在靠近管脚附近并0.1uF 电容对地。PIN17 供电必须跟flash电压一致，默认3.3V

2.2 供电电源

VPA、VSUB、VIO 接到一起，供电 3.3V ；

2.3 串口

UART0 : B09 (8826C-TX)、B08 (8826C-RX) ；

UART1 : A08 (8826C-TX)、A09 (8826C-RX) ；

2.4 射频

RF 匹配参考电路：C108：6.8PF， C109：1.0PF；

设计时需要添加 T 型和 π 型匹配网络对天线进行匹配。走线参考 50 OHM 设计。

注意：匹配网络的器件参数值以实际天线和 PCB 布局为准。

2.5 晶体


实验室验证晶体型号：TZ0308D (40M 9pf 负载)，晶体两边的电容 C111 和 C112 为 NC；

如果选用特殊晶体，请提供sample给实验室验证后方可使用。

3. PCB Layout 注意事项

3.1 PCB 叠层结构

LN882X 的 PCB 建议采用 4 层板设计。




PCB 叠层结构

序号	名称	描述
第一层	信号层	主要摆放元件和走信号线
第二层	GND层	禁止走线，要保证一张完整的 GND 平面
第三层	GND层	晶体和射频元件下面不要走线，保证完整的GND 平面，其他地方可以走信号线和电源线
第四层	信号层	不建议摆放元器件，可以走信号线和电源线


3.2 PCB 中电源的处理

V_{SUB}电源的C103要靠近PIN3 和PIN4 放置，走线宽度尽量宽，不小于15mil。



V_{SUB} 电源走线


V_{PA} 电源C1和C101要靠近PIN30放置，走线不小于15mil，TMX电源C114和C2要靠近PIN29放置，走线不小于10mil，和V_{PA} 打孔连接到一起。

V_{PA} 电源走线

3.3 PCB 中射频的处理

在 PCB 中射频走线必须要注意下列事项：

- 1) 射频线走在 top 层，不可穿层走线，传输线要求做50 欧姆特征阻抗处理。
- 2) 射频线两旁的屏蔽地要尽量完整，第2 层的GND 要完整，天线和射频线周围尽量多的地过孔。
- 3) 射频线不可以有 90 度直角和锐角走线，尽量使用 135° 角走线或是圆弧走线。
- 4) 射频线的匹配网络器件尽量靠近芯片放置。
- 5) 射频线附近不能有高频信号线。射频上的天线必须远离所有传输高频信号的器件，比如晶体、UART、PWM、SDIO和USB信号等。
- 6) RF走线在PCB叠层结构, 传输线特征阻抗为50欧姆下设置线宽。




RF 走线图

3.4 PCB 中晶体的处理

晶体的时钟要在 top 层走线，不可以穿层，不可以交叉，并且周围要用GND 屏蔽。

晶体的下面不可以走高速信号线，第 2 层要求完整的GND。4层PCB可禁空信号PAD，减小分布电容；晶体的周围不要放置磁性元件，如电感，磁珠等。




晶体走线图

3.5 PCB 中 EPAD 的处理

LN882X 中的EPAD需要在PCB 的top layer 中增加一个copper keepout，这样就隔离芯片PIN脚和EPAD 连接到一起，从而造成干扰RF 信号。

在PCB layout 中，请注意EPAD 的散热处理，EPAD 上添加VIA 来增加散热，同时如果能在bottom layer

设计漏铜处理，也会对PCB 散热有帮助。



EPAD 处理